一、采用Celaro硬件仿真器进行SOC验证（论文文献综述）
李琪[1]（2021）在《具有输出电压下垂特性的双向DC/DC储能变换器控制策略的研究》文中指出移动电源为人们出行用电和野外作业用电提供了极大的方便,基于蓄电池储能的分布式移动电源更是受到人们的青睐。带高频变压器的双有源桥CLLLC谐振型DC/DC变换器具有高频电气隔离、能量双向流动、电压变换增益高、变换效率高等优势,是移动电源中储能变换器常用的一种典型拓扑。本文着重研究基于CLLLC谐振型DC/DC变换器的储能变换器的运行控制策略,以期提高移动电源的运行时长和带载能力。首先分析了 CLLLC谐振型变换器变频控制下的工作机理,之后采用基波分析法建立变换器基波等效电路模型,分析了变换器的增益特性以及谐振参数对增益的影响。以提高移动电源运行时长和带载能力为目的,提出了储能变换器输出电压U随电池荷电状态SOC和输出电压U随负载功率P的两种下垂运行控制策略,给出了下垂参数的具体选择方法,基于电压下垂变化范围提出了一种适应于变频控制的CLLLC参数设计方法。研究了基于变频调压原理的储能变换器输出电压下垂控制策略及其控制系统结构原理,搭建储能变换器系统的Matlab/Simulink仿真模型和基于RT-Box实时仿真器的硬件在环仿真模型,在不同工况下对U-SOC和U-P两种下垂控制策略进行了仿真比较研究。仿真结果表明:储能变换器采用U-SOC下垂控制可以增加移动电源的带载时长,采用U-P下垂控制可以扩展移动电源的带载能力。开发了一套CLLLC谐振型储能变换器的实验平台,测试了 U-SOC和U-P两种下垂控制策略下储能变换器的运行特性。实验结果表明,本文提出的两种下垂控制策略可以有效地延长移动电源的工作时长或提高移动电源的带载能力。
郑欣[2]（2021）在《基于图卷积网络的片上系统软硬件协同设计研究》文中认为随着嵌入式系统的规模越来越大,片上系统（SoC）的设计复杂度也越来越高。自20世纪80年代以来,软硬件协同设计已经发展成为一种新的SoC设计方法学,经过几代的发展,SoC设计逐步向全自动化流程方向发展。软硬件划分是软硬件协同设计中的关键步骤,它可以显着缩短SoC设计的时间,提高嵌入式系统的性能。但对于大规模系统来说,大多数相关研究提出的软硬件划分方案具有搜索时间长、划分结果质量不高等问题。在信息安全领域,数字签名SoC系统在保障用户数据安全方面起着重要的作用,数字签名系统软硬件划分的实现仍依赖于工程师的经验,且硬件设计完成后才开始软件设计,这将使得系统开发周期变长,设计效率低。现有的SoC软硬件协同设计没有形成完备统一的验证流程,使得验证过程繁琐,验证效率低。针对以上问题,本文首先研究了基于迁移学习和字典学习的任务分类问题,从图分类的角度作为切入点,再扩展到结点分类,最后到软硬件划分问题的研究,设计了两种不同的分类模型。其次,根据设计需求搭建SoC系统架构,并提出了一种基于图卷积网络的高效软硬件划分和调度方法—GCPS,在满足系统硬件约束的前提下,最大化资源利用率,寻找最优的软硬件划分方案,并进行系统的快速软硬件划分。在此基础上,基于任务静态优先级设计任务调度算法完成系统的调度并回馈给划分模型,进一步提高系统的效率和并行性。最终将GCPS模型应用于数字签名系统中,实现数字签名系统的SoC软硬件协同设计和验证。本文的创新点和主要研究工作包括以下几个方面:（1）针对传统机器学习方法在大规模系统中分类效率低的问题,本文首先研究了基于迁移学习的任务分类问题,并设计基于迁移学习和字典学习的DMTTL模型,通过迁移学习和并行执行的特性,提升了系统的分类性能和运行效率。另一方面,进一步对具有图结构数据的任务进行分类,设计了一种基于多视角字典学习的图模型,其分类效果优于大部分最新的图分类模型。通过引入多视角,GMADL模型扩展性强,可以将GMADL模型应用于结点分类问题,故本文对GMADL模型进行了改进,提出了 NMADL结点分类模型,并进行了验证与分析,研究该模型在软硬件划分问题上的可行性,同时为后续工作提供了必要的理论和实验支撑。（2）针对大规模系统设计复杂度高,软硬件划分速度慢等问题,本文基于图卷积网络（GCN）,设计了一种适用于大规模系统的快速软硬件划分方法——GCPS。GCN可以有效地处理图结构数据,并聚合邻居结点的特征来生成新的结点表示。该算法能够快速收敛,有效地实现结点分类。本文研究的划分问题可以描述为在硬件面积约束下最小化所有任务的执行时间的优化问题。可以利用GCN和梯度下降的方法来求解该优化问题,实现高效的系统软硬件划分,尤其针对于大规模系统而言,该方法与传统启发式算法相比效率更高。（3）为了进一步提高软硬件划分的性能和通过并行化减少系统的执行时间,在实现软硬件划分后对系统进行任务调度,设计任务调度算法。通过计算每个结点的静态优先级,设计基于静态优先级的表调度算法实现任务调度和量化软硬件划分的质量,进一步缩短执行时间。从而在满足系统约束条件下最小化任务调度时间和最大化硬件资源利用率,对系统任务图实现最优的调度。（4）为了进一步增强数字签名系统的安全性,本文针对ECDSA算法进行改进,在明文的预处理阶段设计防护手段,实现了高安全的数字签名片上系统的软硬件协同设计。在完成系统任务图的构建、系统软硬件划分和调度后,针对数字签名系统应用,本文采用了 SoC软硬件协同设计技术。首先,将GCPS模型应用于数字签名系统的软硬件划分过程。其次,实现系统的软件设计、硬件设计和接口设计,并通过软硬件协同设计方法进行软硬件综合,采用C/C++和Verilog编程语言实现ECDSA数字签名验签。（5）针对SoC软硬件协同验证效率低、流程不统一等问题,构建协同仿真验证平台,通过设计PLI/VPI共享接口实现测试向量和输入数据的共享,并且由高级语言模型随机产生测试向量,提高系统验证效率。研究完备统一的SoC软硬件协同验证流程,对系统设计的验证可以达到实时比特级验证,并实时反馈软硬件协同设计过程中存在的问题,一体化的验证平台提高了系统的验证效率。
赵坤[3]（2021）在《基于RISC-V架构的SoC设计与实现》文中研究说明RISC-V处理器架构具有完全免费开放、架构简单、自定制扩展指令集等特点,在So C（System on Chip）设计中得到了广泛应用。本文基于RISC-V处理器架构,设计了一款支持RV32IM指令子集的处理器内核,其中包括了47条基本整数指令和扩展的8条整数乘除法指令,该处理器内核采用了精简三级流水线技术去设计,并带有静态分支预测功能,主要核心模块有流水线模块、流水线控制模块、中断异常模块以及调试模块。基于该处理器内核,集成了一个So C平台,该So C的外设模块通过Wishbone总线进行互联,并采用哈佛结构的存储器结构,将指令存储器和程序存储器分开。基于集成的RISC-V So C平台上,开发了与之配套的软件开发工具包SDK（Software Development Kit,SDK）,它主要包含板级支持包（Board Support Package,BSP）和一些软件示例,并基于Platform IO搭建了Windows图形化集成开发环境IDE（Integrated Development Environment）,便于基于该So C平台进行嵌入式软件开发。为了仿真验证该RISC-V So C的系统功能,创建了一个测试平台Test Bench,分别对处理内核和各个外设模块进行功能仿真。然后将集成的So C基于FPGA实现一个完整So C FPGA原型平台,并进行了系统的板级验证。最后,在So C的FPGA原型平台上运行了相应的软件示例和Core Mark跑分程序,该So C的工作频率为50MHz,其Core Mark跑分为2.2,并可以运行Free RTOS操作系统。
魏劲松[4]（2021）在《基于忆阻器的脉冲神经网络芯片研究》文中指出二十一世纪初期随着互联网络技术和计算机技术的高速发展,人工智能技术进入了由数据和算力推动的第三次发展浪潮。但是AI芯片的发展速度逐渐受限于冯诺依曼体系架构,AI发展将再次面临严峻的挑战。以模拟生物神经计算为主的神经形态计算技术由于具有脉冲表示信息,事件驱动和存算一体等特点,成为今天人类实现低功耗AI芯片的一个重要途径。当今神经形态系统在功能上接近早期人工神经网络,甚至在某些领域方面优于人工神经网络,例如时空信息处理,小样本数据集处理等。由于半导体技术的发展逐渐滞后于神经形态计算的需求,目前最先进的神经形态系统也远远达不到人类大脑的级别。忆阻器由于具有比传统存储器更高的集成度,更高的能效,适合于存内计算技术等优点,在当今被认为是实现神经形态系统的最佳器件之一。但是基于忆阻器的神经形态计算仍然处于研究初期,主要的研究还停留在从原理上验证单个器件实现神经计算的可能性或者通过组建小规模不可重构的忆阻器网络进行小规模实验,实现大规模多核心可重构的忆阻器神经形态芯片依然具有挑战。本文章围绕实现多核心可重构的忆阻器神经形态芯片展开研究并取得以下创新成果:（1）研究并设计基于忆阻器突触和模拟CMOS神经元的Spike Neural Net-works（SNNs）核心,并利用异步AER电路实现神经脉冲的非失真转发,最终实现了一个具有64个神经元和4K突触的SNNs系统并流片。初步验证核心具有神经计算能力,并且基于异步AER电路的通讯系统适合用于未来实现多核心SNNs芯片。（2）研究基于数字通讯协议的多核心SNNs架构,实现事件驱动的异步神经元,多核心信息交互,相位同步等功能;并最终基于FPGA实现了一个具有24个核心的SNNs加速系统。（3）研究基于忆阻器的多核心可重构SNNs芯片,并结合SNNs算法设计更加适合大规模集成的模拟神经元,并结合2TIR型突触实现低功耗神经形态计算核心;结合mesh型片上网络和基于RISC-V的处理器创建基于忆阻器的大规模可重构多核心神经形态计算核心并流片;同时为了系统地验证芯片的功能,我们为该芯片创建了与硬件一一对应的仿真器和用于配置芯片的工具链。
陈乐乐[5]（2021）在《微电网能量管理系统建模与仿真》文中指出为响应国家能源利用可持续发展战略,近些年在分布式电源和微电网技术研究方面取得了不错的成果,更多的清洁能源被加以利用成为微电网中的一员,可是由于风力、光伏等分布式电源出力容易受到自然条件的影响,倘若不对其进行严格的调控直接投入大电网将给系统带来不利影响,所以储能单元的调节对于微电网的稳定运行是必不可少的,将为实现新能源的充分利用、系统供需平衡、提高经济效益提供重要支持。而如何实现微电网能量的有效控制和调度,使各发电单元相互协调,保证微网系统的稳定运行及并离网无缝切换,成为微电网能量管理系统亟需解决的难点。本文以集中式储能下风光储交流微电网系统为研究对象,考虑各微源出力和负荷需求,采用底层控制与上层调度结合的方法,实现微电网的最佳性能。主要研究内容如下:首先,针对微网系统的各组成部分进行研究,详细分析微网系统中光伏电池、风电和锂电池储能的工作原理、拓扑结构及控制策略。针对系统在不同运行模式下设计合理的控制策略保证微网稳定运行。进一步采用相应的最大功率点跟踪控制使风光发电单元的输出功率保持在最大状态,并与电压控制结合,保证直流侧电压稳定,电能完全转化。其次,在研究底层风光储微网系统框架及工作特性的基础上,针对微电网整体运行性能的协调控制,采取一种分层控制和能量管理结合的控制方案。储能单元采用V/f下垂控制按照微电网能量管理系统的调度指令充放电,风光发电系统采用最大功率点跟踪控制输出电能,确保分布式能源得到充分利用,通过基于功率跟踪的控制方法保证微电网的稳定运行;在离网运行时,通过上层能量管理系统为底层控制器指定参考有功功率,极端情况下可进行切微源与甩负荷的操作,完成能量协调管理,维持母线电压和频率的稳定,避免运行模式切换对微电网造成的暂态震荡;孤岛转并网时,增加预同步处理模块,实现小冲击电流的并网,通过基于频率跟踪的控制方法使得微电网有更高的可靠性。最后,研究上层微电网能量控制策略,提出一种微电源与储能实时调度方法,并在Matlab/Simulink平台中搭建整个能量管理系统模型,在稳定控制条件下针对不同工况,模拟负荷波动、外界条件变化下的风光发电功率波动以及并离网切换进行离线仿真测试。随后在实验室半实物仿真平台,利用Modeling Tech的Star Sim HIL及Star Sim RCP实时仿真软件将使用Simulink搭建的微网系统模型及控制模型下载到PXI实时仿真器中运行,模拟和仿真一个真实微电网,与Matlab/Simulink离线仿真相比,来进一步验证微网系统在各种工况下控制策略的可行性和合理性。
龙伊雯,王小强,罗军,江凯,孙宇[6]（2020）在《SoC芯片关键测试技术综述》文中研究表明逐渐增大的集成度使得SoC芯片测试面临诸多新挑战。首先,概述了SoC芯片关键测试技术的国内外研究现状;然后,从SoC芯片系统级验证、 SoC芯片高速信号测试和测试优化3个部分介绍了当前业界降低测试成本、提高芯片产品可靠性的关键技术手段;最后,展望了SoC芯片测试技术的发展方向。
郝强[7]（2020）在《基于硬件仿真器的PCIe接口验证方法的研究和实现》文中进行了进一步梳理PCIe接口是System on Chip （SoC）芯片上使用非常广泛的一种高速接口。因此,在SoC芯片的Register Transfer Level （RTL）级设计开发阶段,对PCIe接口设计的验证显得尤为重要,需要通过不同的验证平台保证PCIe接口设计的功能正确性和性能稳定性。对基于Cadence硬件仿真器创建的PCIe接口验证平台的方法进行研究,并在某款SoC芯片上实现了该验证流程。实践表明,使用该方法能够较快速地构建验证平台,提供较高的仿真测试性能,同时支持多种调试手段,有效地完成验证目标。
诸斐琴[8]（2020）在《城市轨道交通地面式超级电容储能系统自适应协调控制与容量配置综合优化研究》文中研究说明随着我国城市轨道交通运营里程的快速增加,运行能耗问题日益突出。为了降低城轨交通系统运行能耗,近年来,再生能量利用装置在我国城轨交通中日益得到推广应用。超级电容具有功率密度高、充放电速度快、循环寿命长的优点,是较为理想的再生制动能量回收储能元件。为提高超级电容储能系统的节能稳压效果和经济效益,本文针对单一储能系统能量管理策略、多储能系统之间的协调控制算法以及容量配置综合优化三方面开展理论和实验研究。储能系统处于多列车协同运行、系统能量实时交互的复杂环境中,再生能量回收作用受到变电所空载电压、列车运行状态等多维因素的影响。而储能系统的能量管理策略决定了在不同系统状态下储能系统的充放电状况,从而在稳态层级对系统再生能量分布进行调控,将直接影响储能系统的节能、稳压效果。本文以基于网压的储能系统分层控制结构为基础,提出基于深度强化学习的能量管理策略,设计线下训练流程和在线决策方法,通过储能代理“试错”和“反馈”的机制进行策略学习和优化,并在运行过程中根据列车、变电所和储能系统状态对控制参数进行实时动态调整。由于变电所空载电压波动会导致储能系统运行于如“储而不放”等不合理的工作状态,本文在能量管理策略的在线决策方法中纳入基于变电所特性拟合的空载电压辨识模块,提升算法对环境变化的在线适应能力。通过实际地铁线路仿真对所提出能量管理策略的最优性和适应性进行了验证。轨道交通全线通常配置多套超级电容储能系统,储能系统、整流机组与列车间的能量流动效率受到多储能系统控制参数的综合影响。本文基于供电系统能量耦合模型,解析在不同列车运行工况下多储能系统控制参数对系统再生制动能量分布以及整体回收效率的调节作用。考虑多储能系统决策过程的“动态”和“合作”特性,本文将多储能系统的联合决策等效为合作式马尔科夫博弈过程,提出基于多代理深度强化学习的协调控制方法:通过“集中学习,分散控制”构架实现各储能代理的平稳学习和独立决策;通过代理间协调对系统再生能量进行优化调度,提高多储能装置的整体节能效果。基于仿真算例对所提出的协调控制算法进行验证,选取特定列车运行场景进行算法优化的机理分析。储能系统配置通常仅对储能系统本身设置位置和容量进行优化,很少考虑列车运行特性和供电系统参数的影响。本文将变电所输出特性、制动电阻控制曲线、列车运行图和储能系统容量配置进行综合考虑,通过供电系统等效电路模型分析了供电系统参数对牵引-制动列车、储能系统之间能量传递的影响,基于实际线路仿真揭示列车运行参数对系统能耗和再生能量分布的影响规律,并由此提出储能系统容量配置与列车运行图、供电系统参数多变量综合优化方法。为了减小优化算法搜索空间,提高求解效率,建立分层优化模型,将设计变量与控制变量进行迭代优化。由于行车密度差异对系统再生能量分布具有较大影响,优化目标充分考虑了全天列车发车间隔的频率分布特性。结合采用精英策略的非支配排序遗传算法（Elitist Non-dominated Sorting Genetic Algorithm,NSGA-II）和城轨牵引供电潮流仿真平台设计两阶段协同优化算法流程,求解多目标优化问题的帕累托（Pareto）解集。基于北京地铁八通线实例验证了两阶段协同优化在降低系统能耗和配置成本方面的优势。为了验证本文提出的储能系统控制策略的有效性,搭建了城轨供电系统功率硬件在环实验平台,通过功率放大器将RT-LAB实时仿真器与物理超级电容储能系统互联,实现了对牵引供电系统中多列车运行的复杂工况的实验模拟。设计了分层控制系统,其中PC上位机执行能量管理算法,DSP控制器对储能变流器进行控制。基于该平台开展了本文提出的基于深度强化学习的能量管理策略、空载电压辨识方法及多储能系统协调控制算法实验,验证了以上算法的可行性和有效性。
牛云鹏[9]（2020）在《可重构多核系统软硬件协同验证技术研究》文中认为随着集成电路工业设计技术和半导体制造技术的进步,计算机的处理器已经由最初的单核单线程过渡到多核多线程,同时为了满足诸如机器学习训练和图像处理等特定场景需求,集成专用IP可重构多核系统开始出现。可重构多核系统是多核处理器的可配置性功能延展,其极高的硬件设计和功能复杂度加大了系统验证难度和成本投入。针对这类问题,如何取得一种高效且通用的解决方案以覆盖全系统验证需求,成为学术界的关注热点。本文基于软件控制、硬件协同加速的思想设计并实现了一套面向可重构多核系统的软硬件协同的多线程仿真加速平台,在满足验证需求前提下构建出与硬件侧配套的软件系统框架。主要工作如下:首先平台采用分层设计和任务执行驱动策略,整合了硬件目标系统的多精度模型作为控制层负责任务配置下发、源数据生成、输出校验和误差分析。下游硬件原型作为计算型仿真任务的可重构硬件加速节点,根据模拟器控制层配置规则执行子任务并发,其输出通过SCE-MI流接口回传上游模拟器,由模拟器内部的输出校验和时序探针模块对硬件原型工作状态进行实时监控和对外反馈。其次,论文结合目标硬件系统任务并发优势,软件侧适配硬件侧PCIe接口驱动,系统模拟器设计多线程编程接口以支持任务并发编程。软件模拟器在全系统仿真时承担的数据计算将被并下发至多核系统加速执行。为了简化目标系统工作线程管理,模拟器内部采用了线程池模式的任务监控策略。接下来,本文为加快任务预处理速度,在系统混合精度模拟器基础上设计编译优化层,根据系统二级编程架构的硬件指令集规范,利用编译预处理以及热点代码本地化映射,对系统任务程序进行编译和执行优化。平台组件设计根据目标系统片上网络通信细节以及运算簇架构特点,以接口封装对路由节点和运算簇通信接口重新进行归一化设计,使系统组件对外呈现统一的编程规范,提高了扩展性和移植性。最后,本文对设计平台进行软硬件联调,评估多种算法运算场景下的仿真速度和精度和系统任务并发性能。
张逸飞[10]（2020）在《基于Cortex-M3的环境光控SoC设计与验证》文中进行了进一步梳理在车载光控领域的各种灯光场景中,光控SoC所构成的灯光控制板实时对灯光的颜色、色温与亮度的控制起着十分重要的作用。本论文重点开展基于ARM Coretex-M3处理器的环境光控SoC设计与验证,设计了其基础的外围模块,同时对其提取功能验证点,制定了模块级和SoC级验证方案,并设计了相应的覆盖率模型,最终基于UVM搭建了模块级及SoC级验证平台,完成了对环境光控SoC的各子模块的模块级验证及SoC级验证。本文依据环境光控SoC的功能需求,选用Coretex-M3处理器并选用其已有的SoC架构设计,设计其基于数据传输要求加入DMA,基于系统安全需求加入了真随机数生成器TRNG,并设计了看门狗watchdog,基于光控输出需求设计了实时时钟RTC和用于输出PWM信号的外部计时器Timer,与UART模块,完成对功能实现的要求。基于UVM验证方法制定了面向环境光控SoC的功能的测试验证策略,提取了验证功能点,并设计搭建了总线UVC及模块UVC从而实现模块级的验证平台,其中总线UVC模拟主机行为在模块级进行模块验证,模块UVC在模块级对模块进行驱动,设计了UVC的激励产生单元、交互单元、比较器、环境类组件、覆盖率收集单元等主要的UVC基本结构组件。设计了系统级标准化的验证指令集以及传输系统,并复用模块级的UVC为底层搭建了系统级的验证平台。本文针对4个自研APB外设用SV借助UVM方法学撰写受限随机激励完成模块级验证,SoC级则借助ARM CMSIS框架撰写C测试用例,对环境光控SoC的复位功能、数据通路、内存控制器功能、系统级中断响应功能和DMA功能等功能进行了验证。设计定向测试用例与受限随机测试用例,软硬件结合协同仿真。本文使用VCS进行仿真,通过回归工具回归测试,由VCS的仿真结果以及覆盖率报告对验证工作进行有效评估,针对所涉及的APB、AHB、UART时序协议插入104个断言点,针对各个外围模块功能及系统级的功能设计了完备的功能覆盖仓,通过随机种子进行验证,共产生验证场景8133个,这中间模块级验证场景5740个,分为直接验证场景的982个以及随机验证场景的4758个;系统级验证场景2393个,分为直接验证场景的517个以及随机验证场景的1876个,最终回归通过率为100%。通过代码覆盖率报告、功能覆盖率报告和断言覆盖率报告对验证中未覆盖的功能点撰写直接测试用例进行测试,最终代码覆盖率收敛在96.94%,功能覆盖率与断言覆盖率均达到100%,满足覆盖率要求,完成SoC验证。
二、采用Celaro硬件仿真器进行SOC验证（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、采用Celaro硬件仿真器进行SOC验证（论文提纲范文）
（1）具有输出电压下垂特性的双向DC/DC储能变换器控制策略的研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 1 绪论 |
| 1.1 研究背景及意义 |
| 1.2 国内外研究现状 |
| 1.2.1 双向DC/DC储能变换器拓扑研究现状 |
| 1.2.2 双向DC/DC储能变换器控制模式研究现状 |
| 1.2.3 双向DC/DC储能变换器下垂控制方法研究现状 |
| 1.3 本文主要研究内容 |
| 2 双向DC/DC储能变换器特性分析及参数优化设计 |
| 2.1 CLLLC谐振变换器拓扑结构 |
| 2.2 CLLLC谐振变换器工作原理 |
| 2.3 CLLLC谐振变换器特性分析 |
| 2.3.1 等效电路模型分析 |
| 2.3.2 谐振频率分析 |
| 2.3.3 增益特性分析 |
| 2.4 基于增益调节范围的CLLLC谐振变换器参数设计方法 |
| 2.4.1 增益调节范围分析 |
| 2.4.2 参数设计方法 |
| 2.5 本章小结 |
| 3 双向DC/DC储能变换器的下垂控制策略 |
| 3.1 U-SOC下垂控制策略 |
| 3.1.1 U-SOC下垂控制策略的设计 |
| 3.1.2 U-SOC下垂控制策略框图 |
| 3.2 U-P下垂控制策略 |
| 3.2.1 U-P下垂控制策略的设计 |
| 3.2.2 U-P下垂控制策略框图 |
| 3.3 两种下垂控制策略小结 |
| 3.4 Matlab/Simulink仿真 |
| 3.4.1 开环仿真 |
| 3.4.2 U-SOC下垂控制仿真 |
| 3.4.3 U-P下垂控制仿真 |
| 3.4.4 电池保护仿真 |
| 3.5 RT-Box实时仿真 |
| 3.5.1 U-SOC下垂控制仿真 |
| 3.5.2 U-P下垂控制仿真 |
| 3.5.3 电池保护仿真 |
| 3.6 本章小结 |
| 4 实验设计与结果分析 |
| 4.1 实验平台及参数 |
| 4.2 实验平台硬件设计 |
| 4.2.1 驱动电路设计 |
| 4.2.2 采样电路设计 |
| 4.3 实验结果分析 |
| 4.4 本章小结 |
| 5 总结与展望 |
| 5.1 总结 |
| 5.2 展望 |
| 致谢 |
| 参考文献 |
| 攻读学位期间主要研究成果 |
（2）基于图卷积网络的片上系统软硬件协同设计研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 国内外相关研究现状 |
| 1.2.1 SoC软硬件协同设计 |
| 1.2.2 图卷积网络 |
| 1.2.3 数字签名密码算法 |
| 1.3 研究内容与技术路线 |
| 1.3.1 研究内容 |
| 1.3.2 技术路线 |
| 1.4 章节安排 |
| 1.5 研究创新点 |
| 第二章 SoC软硬件协同设计和图神经网络 |
| 2.1 片上系统的组成与设计方法学 |
| 2.1.1 SoC集成模型 |
| 2.1.2 SoC设计方法学 |
| 2.2 软硬件协同设计流程 |
| 2.3 软硬件划分技术研究 |
| 2.3.1 问题描述及优化目标 |
| 2.3.2 基于精确算法的软硬件划分技术 |
| 2.3.3 基于启发式算法的软硬件划分技术 |
| 2.4 图神经网络架构研究 |
| 2.4.1 图卷积网络模型 |
| 2.4.2 GraphSage网络模型 |
| 2.4.3 图注意力网络模型 |
| 2.4.4 图神经网络模型对比及分析 |
| 2.5 本章小结 |
| 第三章 基于迁移学习和字典学习的任务分类研究 |
| 3.1 迁移学习与字典学习 |
| 3.1.1 迁移学习 |
| 3.1.2 字典学习 |
| 3.2 基于多任务迁移学习的字典学习模型 |
| 3.2.1 DMTTL模型描述与设计 |
| 3.2.2 DMTTL模型优化 |
| 3.2.3 多线程并行优化学习低维表示 |
| 3.3 实验结果及分析 |
| 3.3.1 数据集与对比方法 |
| 3.3.2 评估指标与参数设定 |
| 3.3.3 实验结果分析 |
| 3.4 特征提取与分析字典 |
| 3.4.1 子图特征提取 |
| 3.4.2 多视角分析字典 |
| 3.5 多视角字典学习的分类模型 |
| 3.5.1 基于PCA和LDA的图数据预处理 |
| 3.5.2 基于分析字典的特征提取 |
| 3.5.3 多视角SVM图分类模型构建与优化 |
| 3.5.4 软硬件划分结点分类模型构建 |
| 3.6 实验结果及分析 |
| 3.6.1 数据集与对比方法 |
| 3.6.2 评估指标与参数设定 |
| 3.6.3 实验结果与分析 |
| 3.7 本章小结 |
| 第四章 基于图卷积网络的软硬件划分模型研究 |
| 4.1 基于TGFF构建系统任务图 |
| 4.1.1 系统任务图的存储与表示 |
| 4.1.2 具有物理意义的任务图属性设定 |
| 4.1.3 基于TGFF的系统任务图生成 |
| 4.2 GCN软硬件划分模型设计 |
| 4.2.1 数据预处理与输入层设计 |
| 4.2.2 图卷积层设计 |
| 4.2.3 输出层设计 |
| 4.3 LSSP任务调度算法设计 |
| 4.3.1 静态优先级计算 |
| 4.3.2 任务分配规则设计 |
| 4.4 GCPS软硬件划分、调度模型设计与优化 |
| 4.4.1 GCPS模型优化与改进策略 |
| 4.4.2 预训练及GCPS算法实现 |
| 4.4.3 GCPS算法应用 |
| 4.5 实验结果及分析 |
| 4.5.1 实验平台及设定 |
| 4.5.2 实验评估指标 |
| 4.5.3 实验结果与分析 |
| 4.6 本章小结 |
| 第五章 数字签名系统的软硬件协同设计研究 |
| 5.1 基于椭圆曲线的数字签名算法 |
| 5.1.1 ECC密码算法 |
| 5.1.2 ECDSA数字签名算法 |
| 5.2 ECDSA任务模型与系统框架构建分析 |
| 5.2.1 软硬件划分粒度选择 |
| 5.2.2 目标体系架构与任务模型设定 |
| 5.2.3 确定SoC系统架构 |
| 5.3 数字签名系统的软硬件划分 |
| 5.3.1 数字签名系统的任务图构建 |
| 5.3.2 ECDSA软硬件划分与调度 |
| 5.4 ECDSA SoC软硬件协同设计 |
| 5.4.1 ECDSA软件设计与优化 |
| 5.4.2 ECDSA核心硬件设计与优化 |
| 5.4.3 AHB-Lite总线接口设计 |
| 5.5 数字签名系统的软硬件协同验证 |
| 5.5.1 协同仿真验证流程设计 |
| 5.5.2 仿真工具与数字签名系统协同验证 |
| 5.6 实验结果及分析 |
| 5.6.1 实验平台及设定 |
| 5.6.2 实验评估指标 |
| 5.6.3 实验结果与分析 |
| 5.7 本章小结 |
| 结论与展望 |
| 参考文献 |
| 攻读学位期间取得与学位论文相关的成果 |
| 致谢 |
（3）基于RISC-V架构的SoC设计与实现（论文提纲范文）
| 摘要 |
| abstract |
| 1 绪论 |
| 1.1 课题背景及研究意义 |
| 1.2 国内外研究现状 |
| 1.3 本文主要内容与结构安排 |
| 1.4 本章小结 |
| 2 RISC-V架构处理器 |
| 2.1 指令集架构发展的概述 |
| 2.2 RISC-V指令集架构简介 |
| 2.2.1 RISC-V指令集架构的产生 |
| 2.2.2 RISC-V指令集架构的优势 |
| 2.2.3 RISC-V指令集架构的格式 |
| 2.3 RISC-V处理器相关技术介绍 |
| 2.3.1 流水线技术概述 |
| 2.3.2 中断和异常概述 |
| 2.3.3 调试机制概述 |
| 2.4 本章小结 |
| 3 RISC-V SoC的核心设计 |
| 3.1 RISC-V SoC整体结构 |
| 3.2 RISC-V SoC的流水线设计 |
| 3.2.1 取指模块设计 |
| 3.2.2 译码模块设计 |
| 3.2.3 执行模块设计 |
| 3.3 流水线控制模块设计 |
| 3.4 RISC-V SoC中断异常模块设计 |
| 3.5 调试模块设计 |
| 3.6 总线设计 |
| 3.7 本章小结 |
| 4 RISC-V SoC的嵌入式软件设计 |
| 4.1 RISC-V嵌入式开发特点 |
| 4.2 RISC-V软件工具链 |
| 4.2.1 高级语言编译过程简介 |
| 4.2.2 RISC-V软件工具链简介 |
| 4.3 RISC-V SoC软件开发包 |
| 4.3.1 系统链接脚本 |
| 4.3.2 系统启动引导程序 |
| 4.3.3 系统异常和中断处理程序 |
| 4.4 搭建Window图形化开发环境IDE |
| 4.4.1 PlatformIO IDE简介 |
| 4.4.2 软件开发包SDK的安装 |
| 4.4.3 创建和配置项目的编译环境 |
| 4.5 运行Hello_RISC-V项目 |
| 4.6 本章小结 |
| 5 RISC-V SoC的仿真与验证 |
| 5.1 riscv-tests简介 |
| 5.2 运行riscv-tests测试用例 |
| 5.3 片上存储器和UART控制器的仿真测试 |
| 5.4 GPIO控制器的仿真测试 |
| 5.5 RISC-V SoC的 FPGA平台验证 |
| 5.5.1 FPGA简介 |
| 5.5.2 FPGA原型验证 |
| 5.6 运行Core Mark跑分程序 |
| 5.7 本章小结 |
| 6 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 硕士期间获得的科研成果 |
| 参考文献 |
| 致谢 |
（4）基于忆阻器的脉冲神经网络芯片研究（论文提纲范文）
| 摘要 |
| abstract |
| 名词解释 |
| 第1章 绪论 |
| 1.1 研究背景 |
| 1.2 神经网络算法研究现状 |
| 1.2.1 深度学习 |
| 1.2.2 脉冲神经网络(SNNs) |
| 1.3 神经网络处理器现状 |
| 1.3.1 深度学习加速器 |
| 1.3.2 脉冲神经网络芯片与系统 |
| 1.4 选题意义和研究内容 |
| 第2章 基于新原理器件的SNN核心 |
| 2.1 SNN核心概述 |
| 2.2 模拟CMOS神经元 |
| 2.2.1 模拟CMOS神经元基本原理 |
| 2.2.2 基于忆阻器突触的模拟神经元 |
| 2.3 忆阻器突触 |
| 2.3.1 忆阻器阵列及突触 |
| 2.3.2 RRAM阵列与CMOS工艺集成 |
| 2.4 AER电路和延时无关接口 |
| 2.4.1 二选一 AER电路 |
| 2.4.2 多输入Tree-AER电路 |
| 2.4.3 延时无关接口电路 |
| 2.5 神经形态核心测试 |
| 2.5.1 功能测试 |
| 2.5.2 性能对比 |
| 2.6 TSM神经元及核心 |
| 2.6.1 TSM和神经元 |
| 2.6.2 测试结果 |
| 2.7 本章小节 |
| 第3章 基于FPGA的纯数字多核心SNN架构 |
| 3.1 概述 |
| 3.1.1 适合脉冲神经网络的片上分布式计算 |
| 3.1.2 类神经递质传播方式 |
| 3.1.3 基于异步电路的神经网络设计 |
| 3.2 多核心SNN芯片架构研究 |
| 3.2.1 多核心SNN芯片中的问题 |
| 3.2.2 基本架构 |
| 3.2.3 网络连接的架构 |
| 3.2.4 计算核心的存储结构 |
| 3.2.5 通讯方法 |
| 3.2.6 计算核心的同步机制 |
| 3.3 异步电路设计 |
| 3.3.1 基于click的异步流水线设计 |
| 3.4 结果展示 |
| 3.5 本章小结 |
| 3.5.1 技术展望 |
| 第4章 基于忆阻器的多核心SNN芯片 |
| 4.1 概述 |
| 4.2 模拟CMOS神经元 |
| 4.2.1 神经元电路工作相位 |
| 4.2.2 2T1R |
| 4.2.3 神经元输入电路 |
| 4.2.4 神经元泄漏电路 |
| 4.2.5 脉冲产生电路 |
| 4.3 数字控制单元及片上网络 |
| 4.3.1 数字控制模块 |
| 4.3.2 片上网络 |
| 4.4 基于RISC-V指令集的E200CPU及总线方案 |
| 4.4.1 SNN与蜂鸟E203的信息交互 |
| 4.5 网络映射 |
| 4.5.1 脉冲神经网络表示 |
| 4.5.2 LSM网络映射 |
| 4.5.3 全连接网络映射 |
| 4.5.4 伪卷积网络映射 |
| 4.6 多核心SNN模拟器 |
| 4.6.1 SystemC |
| 4.6.2 模拟器架构 |
| 4.7 结果展示 |
| 4.8 本章小结 |
| 第5章 总结与展望 |
| 5.1 总结 |
| 5.2 展望 |
| 参考文献 |
| 致谢 |
| 在读期间发表的学术论文与取得的研究成果 |
（5）微电网能量管理系统建模与仿真（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 课题的背景和意义 |
| 1.2 国内外微电网研究现状 |
| 1.3 国内外微电网能量管理系统研究现状 |
| 1.4 目前主流的实时仿真平台 |
| 1.5 本文的主要工作 |
| 第2章 风光储微电网系统建模与仿真 |
| 2.1 光伏发电系统的建模与仿真 |
| 2.1.1 光伏发电系统工作原理 |
| 2.1.2 光伏系统最大功率点跟踪 |
| 2.1.3 光伏逆变器的控制策略 |
| 2.1.4 光伏发电系统仿真分析 |
| 2.2 风力发电系统的建模与仿真 |
| 2.2.1 风力发电系统工作原理 |
| 2.2.2 永磁同步发电机模型 |
| 2.2.3 最大风能追踪的控制策略 |
| 2.2.4 永磁同步风力发电系统仿真分析 |
| 2.3 蓄电池储能系统的建模与仿真 |
| 2.3.1 锂电池储能单元工作原理 |
| 2.3.2 储能系统在微电网中的作用 |
| 2.3.3 储能系统控制策略 |
| 2.3.4 储能系统仿真分析 |
| 2.4 风光储微电网中的负荷分类 |
| 2.5 本章小结 |
| 第3章 微电网多微源协调控制策略 |
| 3.1 基于管理层面的微电网协调控制概述 |
| 3.2 微电网多微源协调控制架构 |
| 3.3 基于分层控制与能量管理的实时调度策略 |
| 3.3.1 微电源与储能实时调度控制目标及约束条件 |
| 3.3.2 并网运行时微电源与储能的实时调控策略 |
| 3.3.3 离网运行时微电源与储能的实时调控策略 |
| 3.4 算例分析 |
| 3.5 本章小结 |
| 第4章 微电网能量管理系统半实物仿真实验 |
| 4.1 半实物仿真平台搭建 |
| 4.1.1 系统整体架构 |
| 4.1.2 硬件部分 |
| 4.1.3 软件资源及仿真流程 |
| 4.2 人机交互界面及功能实现 |
| 4.3 仿真与实验验证 |
| 4.4 本章小结 |
| 结论 |
| 参考文献 |
| 攻读硕士学位期间发表的论文及其他成果 |
| 致谢 |
（6）SoC芯片关键测试技术综述（论文提纲范文）
| 0 引言 |
| 1 So C芯片简介 |
| 2 So C芯片测试国内外研究现状 |
| 3 So C芯片关键测试技术 |
| 3.1 So C芯片系统级验证测试 |
| 3.2 So C芯片高速信号测试 |
| 3.3 So C芯片测试优化 |
| 4 结束语 |
（7）基于硬件仿真器的PCIe接口验证方法的研究和实现（论文提纲范文）
| 0 引言 |
| 1 待测设计简介 |
| 2 传统的验证方法 |
| 3 基于硬件仿真器的验证方法 |
| 3.1 验证平台的整体结构 |
| 3.2 验证环境内部实现 |
| 3.3 验证调试方法 |
| 4 结论 |
（8）城市轨道交通地面式超级电容储能系统自适应协调控制与容量配置综合优化研究（论文提纲范文）
| 致谢 |
| 摘要 |
| ABSTRACT |
| 1 绪论 |
| 1.1 选题背景与意义 |
| 1.1.1 再生制动能量的利用方式 |
| 1.1.2 地面式储能系统的发展与应用 |
| 1.2 国内外研究现状 |
| 1.2.1 储能系统能量管理策略 |
| 1.2.2 多储能系统协调控制研究 |
| 1.2.3 容量配置与系统优化方法 |
| 1.3 本文研究问题与结构安排 |
| 2 基于深度强化学习的单储能系统能量管理策略 |
| 2.1 含储能系统的城轨牵引供电系统 |
| 2.1.1 地面式储能系统结构与控制方法 |
| 2.1.2 含储能系统的牵引供电网稳态建模与特性分析 |
| 2.1.3 储能系统能量管理优化问题 |
| 2.2 基于深度强化学习的能量管理策略设计 |
| 2.2.1 储能系统强化学习模型 |
| 2.2.2 算法训练流程 |
| 2.2.3 在线决策方法 |
| 2.3 能量管理策略仿真验证 |
| 2.3.1 最优性分析 |
| 2.3.2 适应性分析 |
| 2.4 本章小结 |
| 3 多储能系统分布式协调控制算法 |
| 3.1 供电系统能量耦合模型 |
| 3.2 控制参数影响分析 |
| 3.3 基于多代理学习的协调控制算法 |
| 3.3.1 合作式马尔可夫博弈 |
| 3.3.2 值解耦网络 |
| 3.3.3 协调控制算法设计 |
| 3.4 协调控制算法的仿真验证 |
| 3.4.1 算法性能分析 |
| 3.4.2 运行场景分析 |
| 3.4.3 能耗统计 |
| 3.5 本章小结 |
| 4 储能装置容量配置与系统参数协同优化 |
| 4.1 供电系统参数对系统能量传递的影响分析 |
| 4.1.1 变电所-牵引列车间能量传递分析 |
| 4.1.2 牵引列车—制动列车间能量传递分析 |
| 4.1.3 制动列车-储能系统间能量传递分析 |
| 4.2 列车运行参数对系统能耗分布的影响分析 |
| 4.2.1 发车间隔影响分析 |
| 4.2.2 停站时间影响分析 |
| 4.2.3 储能系统与列车运行的综合影响分析 |
| 4.3 储能系统容量配置与系统参数综合优化方法 |
| 4.3.1 协同优化模型 |
| 4.3.2 两阶段优化算法 |
| 4.4 实例分析 |
| 4.4.1 高峰期优化结果 |
| 4.4.2 平峰期优化结果 |
| 4.4.3 全天优化结果 |
| 4.5 本章小结 |
| 5 实验验证 |
| 5.1 城轨交通供电系统功率硬件在环实验平台 |
| 5.1.1 功率硬件在环测试原理 |
| 5.1.2 实验平台子系统构成 |
| 5.1.3 实验平台功能验证 |
| 5.2 单储能系统能量管理策略实验验证 |
| 5.3 多储能系统协调控制实验验证 |
| 5.4 本章小结 |
| 6 结论 |
| 6.1 主要研究成果 |
| 6.2 研究展望 |
| 参考文献 |
| 作者简历及攻读博士学位期间取得的研究成果 |
| 学位论文数据集 |
（9）可重构多核系统软硬件协同验证技术研究（论文提纲范文）
| 致谢 |
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 课题背景 |
| 1.1.1 片上多核与多线程技术 |
| 1.1.2 片上网络 |
| 1.1.3 可重构多核系统 |
| 1.2 多核SoC验证技术的发展 |
| 1.2.1 SoC验证面临的挑战 |
| 1.2.2 UVM验证技术 |
| 1.2.3 软硬件协同验证技术 |
| 1.3 国内外相关研究 |
| 1.4 课题来源 |
| 1.5 论文组织结构 |
| 第二章 SoC自动化验证概述 |
| 2.1 系统级验证 |
| 2.2 传统RMCS验证技术 |
| 2.2.1 软件模拟器理论 |
| 2.2.2 形式化验证 |
| 2.2.3 硬件仿真器 |
| 2.3 软硬件协同仿真加速 |
| 2.3.1 平台编程架构 |
| 2.3.2 多精度系统组件建模 |
| 2.3.3 平台通信机制 |
| 2.4 本章小结 |
| 第三章 可重构多核系统验证平台设计 |
| 3.1 目标系统RMCS |
| 3.2 系统建模关键技术实现 |
| 3.2.1 整体架构 |
| 3.2.2 数据网络组件建模 |
| 3.2.3 状态及配置网组件建模 |
| 3.2.4 指令模拟器建模 |
| 3.3 指令执行优化 |
| 3.3.1 前置编译优化 |
| 3.3.2 执行期优化 |
| 3.4 资源管理与输出校验层 |
| 3.4.1 资源请求异步响应设计 |
| 3.4.2 时钟探针设计 |
| 3.4.3 通信管道接口设计 |
| 3.4.4 基于SCE-MI通信协议的逻辑通道 |
| 3.5 本章小结 |
| 第四章 仿真平台性能测试和误差统计 |
| 4.1 实验目标与测试环境 |
| 4.2 平台仿真性能测试与分析 |
| 4.2.1 模式切换测试 |
| 4.2.2 指令精确仿真 |
| 4.2.3 时钟探针测试 |
| 4.3 矩阵运算仿真并行度测试 |
| 4.4 大点FFT任务加载测试 |
| 4.5 本章小结 |
| 第五章 总结与展望 |
| 5.1 工作总结 |
| 5.2 展望 |
| 参考文献 |
| 攻读硕士学位期间的学术活动及成果情况 |
（10）基于Cortex-M3的环境光控SoC设计与验证（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 研究背景与研究内容 |
| 1.2 国内外研究现状 |
| 1.3 课题来源及主要工作内容 |
| 1.4 章节安排 |
| 第二章 三基色调光理论与SoC技术概述 |
| 2.1 三基色调光介绍 |
| 2.2 SoC设计关键技术 |
| 2.2.1 IP模块复用技术 |
| 2.2.2 总线架构技术 |
| 2.2.3 软硬件协同技术 |
| 2.3 基于Cortex-M3的SoC系统 |
| 2.3.1 Cortex-M3 处理器概述 |
| 2.3.2 CMSIS简介 |
| 2.4 SoC功能验证技术 |
| 2.4.1 模块级功能验证方法 |
| 2.4.2 SoC级功能验证方法 |
| 2.4.3 断言在功能验证中的应用 |
| 2.5 UVM验证方法学 |
| 2.5.1 UVM的特性 |
| 2.5.2 UVM的环境机制 |
| 2.5.3 UVM的寄存器模型 |
| 2.6 总线接口协议简介 |
| 2.6.1 AMBA接口 |
| 2.6.2 UART接口 |
| 2.7 本章小结 |
| 第三章 基于Cortex-M3的SoC设计 |
| 3.1 功能分析 |
| 3.2 SoC架构设计 |
| 3.3 总线模块设计 |
| 3.3.1 AHB总线模块设计 |
| 3.3.2 APB总线桥设计 |
| 3.4 内存控制模块 |
| 3.5 DMA模块的集成设计 |
| 3.5.1 DMA接口描述 |
| 3.5.2 DMA寄存器定义 |
| 3.5.3 DMA读写控制状态 |
| 3.6 外设模块端口的内存映射设计 |
| 3.7 功能模块RTL设计 |
| 3.7.1 UART模块设计 |
| 3.7.2 外部计时器模块设计 |
| 3.7.3 RTC模块设计 |
| 3.7.4 Watchdog模块设计 |
| 3.8 实时光控命令格式 |
| 3.8.1 灯光校验命令设计 |
| 3.8.2 实时光控命令设计 |
| 3.9 本章小结 |
| 第四章 验证功能点提取与验证计划 |
| 4.1 验证计划 |
| 4.1.1 验证目标 |
| 4.1.2 验证平台规划 |
| 4.1.3 功能覆盖组 |
| 4.2 验证平台架构 |
| 4.2.1 模块级验证平台架构设计 |
| 4.2.2 系统级验证平台架构设计 |
| 4.2.3 断言设计 |
| 4.2.4 C-SV信息交互 |
| 4.2.5 覆盖组建模 |
| 4.3 验证策略 |
| 4.4 系统级功能验证点详述 |
| 4.4.1 时钟功能验证 |
| 4.4.2 复位功能验证 |
| 4.4.3 内存控制模块验证 |
| 4.4.4 直接内存访问控制器验证 |
| 4.4.5 中断验证 |
| 4.4.6 片上总线数据传输验证 |
| 4.4.7 系统级光控usercase验证 |
| 4.5 模块级验证功能点详述 |
| 4.5.1 RTC模块 |
| 4.5.2 UART模块 |
| 4.5.3 外部计时器模块 |
| 4.5.4 Watchdog模块 |
| 4.6 本章小结 |
| 第五章 验证实施 |
| 5.1 功能验证及结果分析 |
| 5.1.1 APB外设模块验证 |
| 5.1.2 时钟和复位功能验证 |
| 5.1.3 数据通路验证 |
| 5.1.4 内存控制器验证 |
| 5.1.5 DMA功能验证 |
| 5.1.6 中断响应功能验证 |
| 5.1.7 环境光控测试用例简述 |
| 5.1.8 验证结果回归 |
| 5.2 覆盖率分析 |
| 5.2.1 代码覆盖率 |
| 5.2.2 功能覆盖率 |
| 5.2.3 断言覆盖率 |
| 5.3 本章小节 |
| 第六章 总结与展望 |
| 6.1 全文总结 |
| 6.2 未来与展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
四、采用Celaro硬件仿真器进行SOC验证（论文参考文献）
- [1]具有输出电压下垂特性的双向DC/DC储能变换器控制策略的研究[D]. 李琪. 西安理工大学, 2021(01)
- [2]基于图卷积网络的片上系统软硬件协同设计研究[D]. 郑欣. 广东工业大学, 2021(08)
- [3]基于RISC-V架构的SoC设计与实现[D]. 赵坤. 海南大学, 2021(11)
- [4]基于忆阻器的脉冲神经网络芯片研究[D]. 魏劲松. 中国科学技术大学, 2021(09)
- [5]微电网能量管理系统建模与仿真[D]. 陈乐乐. 东北电力大学, 2021(09)
- [6]SoC芯片关键测试技术综述[J]. 龙伊雯,王小强,罗军,江凯,孙宇. 电子产品可靠性与环境试验, 2020(05)
- [7]基于硬件仿真器的PCIe接口验证方法的研究和实现[J]. 郝强. 电子技术应用, 2020(08)
- [8]城市轨道交通地面式超级电容储能系统自适应协调控制与容量配置综合优化研究[D]. 诸斐琴. 北京交通大学, 2020(03)
- [9]可重构多核系统软硬件协同验证技术研究[D]. 牛云鹏. 合肥工业大学, 2020
- [10]基于Cortex-M3的环境光控SoC设计与验证[D]. 张逸飞. 西安电子科技大学, 2020(05)